Fast FPGA-Based Pipelined Digit-Serial/Parallel Multipliers

机译：基于FPGA的快速流水线数字串行/并行乘法器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Javier Valls; Trini Sansaloni; Marcos M. Peiro; Eduardo Boemo;
展开▼
作者单位

展开▼
年度 1999
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Novel Bit-Parallel and Digit-Serial Systolic Finite Field Multipliers Over [J] . Jiafeng Xie, Chiou-Yng Lee, Pramod Kumar Meher, IEEE transactions on very large scale integration (VLSI) systems . 2019,第9期

机译：新型位并行和数字串行脉动有限场乘法器
2. Low-Latency Digit-Serial and Digit-Parallel Systolic Multipliers for Large Binary Extension Fields [J] . Pan J.-S., Lee C.-Y., Meher P.K. IEEE transactions on circuits and systems . I , Regular papers . 2013,第12期

机译：大二进制扩展字段的低延迟数字串行和数字并行脉动乘法器
3. Efficient FPGA-implementation of two's complement digit-serial/parallel multipliers [J] . Valls J., Boemo E. IEEE Transactions on Circuits and Systems. II, Express Briefs . 2003,第6期

机译：二进制补码串行/并行乘法器的高效FPGA实现
4. Fast FPGA-based pipelined digit-serial/parallel multipliers [C] . Valls, J., Sansaloni, . 1999

机译：基于FPGA的快速流水线数字串行/并行乘法器
5. Noble synthesizable hybrid serial-parallel fast multiplier. [D] . Deogirikar, Abhijit. 2016

机译：高贵的可合成混合串并行快速乘法器。
6. An FPGA-Based Massively Parallel Neuromorphic Cortex Simulator [O] . Runchun M. Wang, Chetan S. Thakur, André van Schaik 2018

机译：基于FPGA的大规模并行神经形态皮质模拟器
7. Fast FPGA-based pipelined digit-serial/parallel multipliers [O] . Valls, Javier, Sansaloni, T., Peiró, Marcos M., 1999

机译：基于FpGa的快速流水线数字串行/并行乘法器

Fast FPGA-Based Pipelined Digit-Serial/Parallel Multipliers

著录项

引文网络

相似文献

相关主题

期刊订阅